Tensilica Diamond 标准处理器IP核支持低成本FPGA仿真

　　2007年5月22日讯 – Tensilica公司日前发布，目前可支持在低成本的Avnet LX60 FPGA开发板上进行Diamond Standard处理器系列的高速硬件仿真。软件开发工程师可利用该通用并低成本的FPGA开发板，在Xilinx Virtex-4 FPGA运行Diamond Standard处理器IP核，从而加速软件设计、调试和程序优化。

　　Tensilica公司市场副总裁Steve Roddy表示，“随着片上系统设计愈加复杂，设计团队需要在进行硬件开发的同时完成尽最多的软件开发工作。相比仅采用软件仿真手段，软件开发工程师们通过在一块Avnet LX60 FPGA开发板上模拟仿真选定的钻石系列标准处理器IP核，能显著加快开发周期。”

　　Tensilica公司Diamond Standard软件开发工程师的工具包（Diamond SDK）包括一个IDE(Xtensa Xplorer 集成设计开发环境)，代码开发工具链和指令集仿真器（ISS），它可运行于Avnet LX60开发板。该套Diamond软件工具包含的软件库可支持软件工程师使用标准C的库函数，如printf来进行主机PC上的打印操作和从主机PC的硬盘的读写操作。

　　Tensilica公司在Diamond SDK中嵌入2项强大功能，使开发工程师可最大限度地利用Avnet LX60 FPGA开发板优势来取得更多分析数据，因为能够在比ISS运行更长的运行时间里对其应用进行性能分析。首先，通过基于FPGA硬件的性能分析，系统可生成程序的运行分析文件令开发工程师能够迅速精确定位运行程序的性能瓶颈。这个分析数据在Tensilica公司Xtensa Xplorer IDE中可通过图解的方式进行观察。

　　其次，通过反馈编译（feedback compilation），开发工程师可设置标志，从而编译器可搜集程序分支（循环、跳转等）被执行次数的统计信息。Xtensa C/C++编译器然后利用这些统计信息进行重新编译程序来优化程序：（a） 通过在无分支代码中放置最经常使用的分支来优化速度；和（b）通过编译较少执行的例行程序以取得小代码大小而不是高速度来优化代码大小。这种基于反馈的编译手段提高了应用程序5-15%的运行速度，并减少了15%的代码大小。

　　此外，Avnet LX60上的以太网接口使开发板适合运行如Linux这样的操作系统以及相应的TCP/IP堆栈和网络文件系统。