我们已进入多核芯片应用时代

        在电子和计算机发展历史上，业界已不是第一次把更大希望放在多核处理器和并行架构上。一段时间以来，微处理器设计人员也承认，他们再也不能依赖更高的时钟频率和越来越多的指令级并发性来提高微处理器的性能。

绝对的性能、越来越高的功耗和不断上升的成本，很久以前这些就已经意味着让芯片跑得更快但其实是得不偿失。现在业界大多数人都同意，多核是一个必然的发展方向：多核设计主要挑战已经成功被克服，实际应用大潮即将启动。

Peter Claydon
创始人兼首席运营官 picoChip公司

        多核技术的发展背后有两大主要推动力。第一大推动力已变得越来越清晰，即世界是并行的。当然，台式计算机经常通过快速转换顺序执行不同任务让用户误以为好几件事在并行执行。实际上更重要的是，计算机科学家在设法确定用通用构建模块开发更复杂程序的基本功能时，他们几乎总是发现这些构建模块在本质上是并行工作的，而且电子应用市场增长最迅速的部分如即时媒体处理和数据压缩也正是并行需求最显著的地方。

        帮助设计人员开发出将这一应用需求和并行架构融合的产品是近年来诸多技术进步之一。英特尔和AMD的“主流”处理器正在朝松散结合的双核或四核处理器方向发展，这一架构允许在不大幅改变现有编程模式情况下获得一些性能增效(大约提高2倍到4倍)。

        但显而易见业界的要求是更高性能，这将导致更多数量的内核，而它将影响到现有的编程模式。多内核和并行处理系统传统上一直被认为是很难进行编程的，因为它要求专用工具和专业知识。业界有一种说法，即唯一能够对芯片编程的人是设计该芯片的架构工程师。

        这确实是为什么多核处理器在历史上一直不成功的主要原因。不过如今有些产品，如picoChip的多核DSP系列可以利用标准工具进行配置和编程，而且芯片设计师和编程人员可以很直观地理解这些工具。

        不断提高的可用性和业界对许多计算任务内在并行本质的更多认可成为多核技术采用的另一大推动力。尽管时钟频率现在已达到3GHz，集成的晶体管数量也已上亿，但在过去5年里，业界在单核处理器方面已经完全失去了发展的动力，多核架构方案能够解决导致这一现象的所有挑战。

        多核架构需要解决的最终问题是一个人性化问题。许多年来，芯片已变得如此庞大以至于设计人员不可能再从头开始理解、设计或使用它们。所以设计师和编程人员要依靠越来越高的抽象概念来加深理解。

        然而在65nm节点及以下，这也已经变得完全不可能。信号完整性、时钟抖动和许多其它小范围约束变成很突出的问题，使得不可能再从头开始或基于上一代产品的抽象描述设计新的大型芯片。但多内核架构提供了一种新的抽象模型，它允许设计工程师充分利用90nm以下芯片提供的数量庞大的晶体管。而且就像我们已经看到的那样，当我们设计更小的子单元时，只要该设计随后能借助一个精心设计的通信基础架构进行“扩大”，那么设计、验证和确认就可能变得更容易。

        自Jack Kilby和Bob Noyce分别在上世纪50年代后期提出硅平面工艺以来，半导体工业一直在“更小和更快”的鼓声中前进。但到今天，传统的推动力量(即片上更多的晶体管和更高的时钟速度)已经耗尽了。现在设计人员需要开始考虑的是“更加智能”，即便它意味着要抛弃几十年来积累的经验。随着像picoArray这样带几百个内核的产品进入批量生产阶段，以及它可被用在主流应用(如3G和WiMAX基带)处理中获得广泛使用的标准工具轻松进行编程，多核架构在今天和未来的新工业秩序中将极可能起到非常关键的作用。