您的位置: 嵌入式在线 > 资讯 > 新闻人物 > 多核技术高人谈多核技术挑战与未来

多核技术高人谈多核技术挑战与未来

2008-10-07      嵌入式在线      收藏 | 打印

      目前,单核处理器在单纯提升主频方面面临功耗等难以逾越的鸿沟,产业已经达成共识,那就是多核处理器将是未来PC和嵌入式领域的主流。

      但是多核技术不是将单核简单地增加,它更涉及到多核处理器直之间的通信、总线协议、I/O、缓存等诸多问题,另外,如何对多核编程以最大程度地发挥多核效率也是产业遇到的难题。近日,电子创新网总编张国斌独家采访了多核处理器新兴公司Tilera公司的创始人之一兼CTO Anant Agarwal,他曾经是麻省理工学院(MIT)电子工程与计算机科学的教授,早在1996年就提出了多核架构,比英特尔和AMD都要早得多。该项目还获得了DAPPA(Defense Advanced Research Project Agency)和美国科学基金会(National Science Foundation)的资金支持。

     目前Tilera在多核设计方面拥有40多项专利,Tile 64核处理器自2007年后已经量产,几天前,2008年9月22日,TILE64的增强版本TilePro也发布了。这位堪称多核技术高人的教授在专访中就多核技术的挑战和未来提出了自己独到的看法。

        多核发展遵守“摩尔定律”

      “到2014年,业界将推出1024核处理器,2017年可以推出4096核处理器!”Agarwal指出。“多核处理器中内核的数量也遵守‘摩尔定律’,那就是每18个月多核数量翻倍!”

        不过,他表示,未来多核处理器发展并非将一味地增加处理器的数量,相反,还可能会减少处理器数量,也就是说,多核处理器未来的发展将出现分化,一个方向是继续增加处理器,另一个方向是处理器数量减少。

        他预言减少处理器的多核处理器将向成本敏感应用发展,可以完成一些消费电子设备所需的功能,他表示目前Tilera公司的产品主要用于无线、多媒体和网络领域,未来并不排除进入消费电子领域的可能。“未来多核处理器可以胜任的工作很多,千核处理器将完成基本上所有数字逻辑功能能,包括目前DSP、PPC、FPGA完成的工作!”他强调,“千核处理器会成为21世纪的逻辑处理核心!”他解释道这是因为强大的多核处理器会完成软件定义硬件的功能,例如视频编解码、音频编解码、图像处理、通信等都可以通过多核处理器中的一定数量处理器来完成,这可以说是一种软件级系统芯片(software system on chip)。


        多核处理器结构挑战

        虽然多核处理器有美好的前景,但是多核之路并不平坦,目前多核技术面临可扩展性、功耗和编程模式方面的挑战,尤其在多核之间通信机制和效率方面面临很大挑战,飞利浦公司的前执行官Cees Jan Koomen曾撰文指出内核之间的通信也许是最关键的问题,因为在一些系统中会起到至关重要的作用。无需特别的测量,一般通信量的增加与内核的数量n是一个二次方程(n+1)*n/2的关系,因此一个四核系统在通信数据量上相比单核系统会有成十倍的增加,一个16核系统会增加到原来的136倍,一个256核系统会增加超过32,000倍!因此一个核心之间的灵活的通信系统对于多核系统的工作是最基本的。

        针对这些挑战,Agarwal表示Tile64核处理器没有采取传统的基于总线的通信方式,而是采取了一种称为“mesh 网络”的通信机制,这种方式是一种2维通信方式,可以大幅度降低功耗并提升内核之间的通信效率。在进行H.264编码工作时其功耗只有8W!目前TILE64的存储器带宽可以达到200Gpbs,主频可以达到900MHz,Agarwal表示下一代多核处理器将采用65nm、45nm等更高级的工艺,并集成更多处理器和缓存,并将提升主频工作频率。

        Tile64的64个核心排成8×8的阵列,每个核心都有一个CPU单元、一个缓存单元和一个交换单元组成,这些交换单元构成了mesh网络,供芯片通讯使用,每个内核可以从四个方向与临近核心进行通信(处于边缘的核心则是与周围的两个或三个核心通信)。与传统芯片采用2、4个更大、更快、更复杂的内核的方式相比,由低速内核组成的分布网络能够更快速地完成计算任务,芯片的数据传输通道也更短。这种Mesh网络也方便多核的扩展。

        多核工具和编程挑战

        除了多核处理器在结构方面面临挑战,在开发方面也面临很多挑战,        Agarwal指出目前在多核工具和编程挑战也面临诸多挑战,例如:
        1、目前个工具比较原始――都是采用基于模型的单进程;
        2、不知道如何将单步应用扩展到多个内核;
        3、很多多核供应商提供支持开发的工具;
        4、如何对100乃至上千个内核编程并充分发挥内核的性能?
        5、有些公司倡导“并行编程”,但这只对内核数量不多的多核有效;
        6、需要一种方法把今天的编程和未来的编程平滑转换。

        Agarwal表示考虑到目前多核处理器的这些难题,Tilera公司推出了基于Eclipse的IDE,它是基于业界标准的工具,可以对单个内核进行开发。这个集成开发环境带有符合ANSI标准的C语言编译器、一个应用层开发库以及对多核处理器进行调试的工具等。目前包括3Com、Top Layer、Codian、GoBackTV等在内的厂商采纳了Tile64处理器。

        针对TILE64,他提出了“Gentle slope”编程模式,通过4步逐渐完成应用分解和开发。
        1、在单个tile上编译和运行标准C/C++应用程序;
        2、使用标准SMP linux模型并行运行程序;
        3、使用iLib完成信息流的编程;
        4、使用协议工具如NUMA或其他优化工具进一步调整性能。

        另外,也可以不用采用并行编程,可以采用一种串行代码开发模式,如下图所示。


        Tilera公司的中国策略

        Agarwal表示中国是个极其重要的市场,Tilera公司非常看重中国市场,已经在着手组建中国公司,并注意和第三方合作伙伴一起构建多核生态系统。Tilera公司亚太区董事总区经理(Managing Director)吴晓东则表示根据他本人在中国推广产品的经验,Tilera将加强和中国高校以及第三方合作伙伴的联系,大力推动本地多核生态系统的构建,并推动本地工程师在多核应用上的创新。

        如了解TILE64多核处理器更多信息,请点击这里或下载附件.

本文来源:电子创新网    作者:张国斌
热点资讯(一周点击率)
热评博文
评一评已有 0 位网友对此文发表了看法。  我也来评一下

验证码:  看不清?换一张