如何减轻逻辑设计师的负担

       逻辑设计师的日子并不轻松。随着工艺越来越精微及芯片变得越来越大且复杂，有越来越多的决策要在RTL阶段做出。当没能正确做出这些决策时，将导致后端处理和寄存器传输级(RTL)间无休止的迭代循环，从而使流片日期变得无法预测。

       例如，通过在布局阶段选用不同的缓存器可调整功率。目前，功耗的80%由架构和RTL实现决定，若功率预算超标，则在项目后期就没有足够灵活性来解决这些问题。采用多个电压或允许关断芯片的某些部分是个好主意，但在布局阶段采取这些措施将给逻辑设计师带来痛苦的连锁反应。

       可测试性问题、由不可预见布局问题引发的时序失败以及在芯片级验证过程中发现的边界故障等情况，会导致同样局面。在各种情况，球都将重新踢回给设计师，这意味着为了解问题根源、找到解决方案并修改RTL要付出很大精力。当设计师要面对来自不同工具的互相矛盾的反馈时，情况会更糟。设计师有时会感到好象整个项目的全部重担都压在他的肩上也就不足为怪了。

       解决之道在于：将设计的4个元度——功率、测试、物理和验证——在项目早期实施整合，从而将以后可能带来的不愉快意外降至最少。这种“按要求设计(design-with)”的方法有时看起来象是需要设计师做更多工作，但实际上，它是以前期的很小付出避免了以后RTL阶段的大量修改返工。

       按功率要求设计

       将功率要求整合进整个设计流将给设计师带来两方面好处。首先，他们在RTL编码时做出关键的电源管理决策，去掉了来自后续布局工具的迭代循环。另外，他们无需再手工在电源关断区间插入绝缘核或在电压岛间插入电平转换器。在给定功率规范条件下，实施工具可自动完成这些工作。

       逻辑设计师现可在一个被流程中各个设计、验证和实施工具使用的功率规范文件内体现其意图。模拟和形式分析可检测上电和关电顺序的正确性，综合工具可包括电平转换器等适当的核，而布局工具可生成一个匹配原始规范的可感知功率的芯片。

       按测试要求设计

       类似的自动化已基本上为测试领域的设计师扫清了障碍。可测试性插入工具可为设计增加扫描、JTAG和BIST逻辑且同时对规范没多少干扰。逻辑设计师只需简单明确要采用哪些测试技术以及可能提供几个专用或复用管脚。一些测试工具甚至可读识功率规范文件以确保当芯片被测试时不会被熔化。

       按物理要求设计

       在当今的深亚微米芯片中，连线所占的时序延迟远比门本身所占的长。所以，在综合期间的静态时序分析和实际芯片布局间的紧密关联对避免到了布局和布线阶段再要求从RTL推倒重来的返工至关重要。传统的线负载模型已无法满足要求，在综合过程中，自动物理布局估算在建模物理效应时必须具有很高精准性。

       按验证要求设计

       问题发现得越早，诊断和解决的成本就越低。因此，设计师必须要更多地参与验证过程。按验证要求设计以两种被证明高度有效的技术为基础。首先是一个对文件设计意图断言(assertion)的全面规范，跟着要尽早且积极主动地利用形式分析以确证断言且在不需要测试基准的条件下发现设计错误。

       当需要模块级模拟时，基于模块的测试基准开发技术将发挥作用。它将使逻辑设计师有能力开发对随机事态的约束、无需成为基于类的专家就能开发由覆盖驱动的测试基准、以及完成以对象为导向的编程。这种方法和形式分析都支持设计师在项目早期发现问题，而不必花费数天时间查找在芯片级模拟、加速或仿真中发现的“隐藏”得很深的问题根源。

       逻辑设计师有时有理由感到他们被要求承担越来越多的项目责任。鉴于如此多的关键决定要在TRL或更早阶段做出，这是必然的结果。但，这种责任并非一定意味着更多工作。在设计时，时刻牢记功率、测试、物理实现和验证方面的需求是有力和实用的技术，它们将给逻辑设计师带来巨大好处，并因此惠及整个项目。

本文来源：电子系统设计    作者：Cadence Design Systems Thomas L. Anderson

隐藏原文↑