如何解决模拟/混合信号的工艺技术融合性挑战

        随着与众不同的模拟/混合信号半导体制造商的出现，fabless和fab-lite公司能够创造出大量各种各样的高良率设计。

        结果，这些fabless和fab-lite公司可以成功的与模拟/混合信号市场中的IC制造商进行竞争。这些公司提供一些与具有模拟库的传统CMOS制造商不同的东西，而且了解区别是有用的。

        Pure-play CMOS制造商有许多需要提供的。增加芯片密度使它能够把更多的的模拟函数转移到数字领域。模拟信号被尽可能快的数字化，正是在过程末段数据被再次变换为模拟输出值之前通过数字平台处理。

        但那过于简单了。混合信号IC需要包括数字、模拟、高压(HV)、射频(RF)和非易失性存储器(NVM)技术，通常都在同一块硅片上。这些不同技术平台的共通性带来了重大挑战(图1)。

        一个这样挑战是环境因素。通常，模拟/混合信号设备被要求工作于苛刻和不利的环境，它们必须应付高温度差，高压，交换噪音或相邻元件的干扰(表1)。模拟电路也比数字电路敏感的多，分离性能尤为敏感。

        混合技产生了其他挑战。尽管数字式根本上是依靠NMOS和PMOS晶体管，但是模拟/混合信号设计把CMOS和双极结晶体管(BJTs)合并在一起。另一个关键区别是存在大量无源元件，例如电容，电阻，电感，变容二极管和二极管，这些对设计性能都有主要影响。因此，对于新型电路和产品(表2)来说准确的构建和塑造这种无源元件的能力代表一个关键的推动器。
 

        从工艺技术的观点来说，结合多种有源和无源元件的难度来源于冲突优化策略。许多的模拟特性要求基础制造工艺流程自身特定结构的特殊修改。

        必要的额外工艺步骤经常干扰现有步骤，是由于它们对热预算或工艺顺序的不同要求造成的。对于划算的体CMOS基础工艺流程来说在尽可能坚持紧缩的同时，难题是在工厂环境(表3)引进不会危及现有工艺步骤或费用结构的高性能HV晶体管、无源元件和NVM模块。
 

      工艺技术

     模拟制造商对每个制造解决方案都有自己的方法来处理这些难题。为了解这些如何运作，那么了解混合信号工艺技术与plain-vanillaCMOS如何不同是有用的。一个模拟/混合信号工艺结构由四个主要要点定义：
     1. 无源设备结构。
     2. 有源设备结构，由击穿电压和对电阻(RON)平衡驱动。
     3. 几何形状，取决于实现的逻辑部件和存储器的数量。
     4. 隔离技术的选择，是由隔离标准部件和/或芯片区域的不同电压域的要求激励的。

       高压能力是混合信号设计的一个特别之处。除了自身用来数据处理的内部电压之外，它依靠基础CMOS技术节点0.18μm为1.8V、0.35μm为3.3V或者0.6μm及以上工艺为5V，混合信号设备可能必须应付更高的输入或输出电压。一般地，模拟应用需要5V，而其他应用要求电压为5V到120V，例如汽车或工业领域。作为主要的混合信号电路元件，HV晶体管占整个芯片的30%到50%。

       实现HV晶体管要求影响设计成本/性能平衡的基本技术选择。可提供的选择包括横向或纵向结构，具有连接点、沟槽或埋层隔离，利用绝缘硅(SOI)技术或一个体CMOS衬底。具有优化的低对电阻(RON)的高性能HV设备能够在任何这些设备结构中实现。由于结构更高的复杂性，对于纵向设备、埋层技术或深层沟槽隔离SOI技术的成本/性能平衡来说通常倾向性能(表4和图2)。
 

        HV技术选择也依靠需要的电压。HV晶体管工作于大约40V以上，SOI技术似乎提供了最有希望的方法。相反，体CMOS技术为40V以下高性能晶体管提供了当今可利用的最好的成本性价平衡(图3)。

       HV晶体管的另一个重要方面是可测量性，或者说当前正缺少的。在传统方法中，定义HV晶体管性能和表面积的最重要参数是RON，它是对于不连续的工作电压最优的特定设置。尽管现实可能有所不同。它提供了连续的工作电压，设计师可通过简单调整设备的横向形状来应对，并且不需要改变合适的整体结构。这种方法为HV晶体管设计提供了一个理想的生产工艺。

       模拟/混合信号制造商为此将相当大的努力放在了实现具有广泛工作电压的最优RON的可测量设备方法的开发上。到目前为止，有各种各样的想法存在，但可靠地和低成本地达到这个目标的技术并未出现。

       栅氧化层的必要条件

       HV驱动器设计布局技术的一个定义要素就是栅氧化层(GOX)的厚度，这一点决定了最大门电压。供给不同电压域的需要导致有关GOX厚度的两种竞争必要条件。为了保持工艺结构尽可能简单，HV设备应该采用尽可能最薄的栅氧化层进行开发。那么不需要更多的GOX而增加其他HV设备也成为可行，并保持了工艺结构的简单。另一方面，薄栅氧化层要求非常快速和可靠的门保护电路，增加了IC设计工艺的复杂性。

       当前已知的加工工艺结构采用二或三种GOX厚度：对于3.3V门电压来说至少要6nm，而对于5V门电压则需要10nm或以上。更高的门电压要求GOX厚度介于40到100nm之间，这取决于其应用。非常厚的栅氧化层通常应用于多路HV驱动器，例如LCD驱动器，其中较高的GOX厚度简化了输出驱动器的设计。工业和汽车行业应用中的20V门电压特点主要采用40nm栅氧化层。

       对模拟/混合信号元件来说，次级多晶硅(poly)层、NVM元件和厚功率金属或可选择的功率铜也被要求产生高电流布线层。额外的掺杂步骤必须调整阻抗值。

       非挥发性存储器选择

       NVM模块，例如一次可编程(OTP)和多次可编程(MTP)存储器，可以在工艺结构中得以实现并且不需要任何额外掩膜。另一方面，嵌入式Flash(eFlash)和EEPROM元件需要最少的附加掩膜数量(少于10个)。

       根据应用，NVM元件的技术说明的要求非常高。例如汽车的技术说明规定了结温范围为-40°C到150°C，在85°C最少10年的数据保留时间和100,000快速读写次数的持久力。高可靠性的NVM元件结构和像ECC这样的错误检测及校正技术都必须考虑到这些要求。在此处设计者也需要寻找到合适的成本和性能平衡。

       隔离技术

        为了减少和消除干扰和寄生作用的影响，IC的不同部位互相之间必须绝缘。两种最普遍使用的技术是电介质隔离和连接点隔离。连接点隔离存在两种可能性。其一，triple-well方法(利用具体的well结构)是比较划算的，并且工作电压能够达到60V(图5)。另一种连接点隔离方法基于沉降片和埋层(图5)。后一种技术通常用于双极CMOSDMOS(BCD)工艺结构，并且允许工作电压达到200V。

       电介质隔离为了紧凑纵向隔离通过采用高达50μm深的沟槽和SOI衬底(具有埋氧层的硅处理晶片)得以实现。这种技术成本的劣势可通过简化处理和减少模具尺寸得到部分弥补(图6)。

       模式加工-模块化解决方案

       由于这些相矛盾的要求，达到高的模-数集成度是一项重大挑战。因为只有在特殊的并非每一个应用都有足够大的容量来证明漫长和成本集中的一种新型专用工艺的开发的正确的。由于“one-flow-fits-all”这种方法通常造价过高，所以使这些需求和谐的最佳策略是选择一种模块化的技术方法，例如当今pure-play模拟/混合信号加工。

       在常规模拟/混合信号方法中，在back-end-of-line(BEOL)进程中仅有几个元件可以被增加或去掉为标准工艺流程来提供很小的专用度。相反的，模块化平台的高灵活性允许产品设计师仅仅选择他们真正需要的东西，甚至在front-end-of-line(FEOL)进程中，从而保证了努力和表现之间最可能的平衡。

       因为特点和模型可以通过整个模拟/混合信号平台得到共享，所以模块化方法的另一个优点就是模拟IP再利用的可能。这种方法使一个规范化的产品设计师和工厂自身都受益的一致设计环境成为可能，并且允许后者为其客户提供广泛的设计支持。

       因此，产品设计师能够开发大量标准部件的模拟库，例如运算放大器、禁带、偏压元件、模-数及数-模转换器、上电复位发生器、振荡器和其他能够被不同设计重复使用的设备。这个巨大的优势使工厂用户能为各种应用迅速地开发大型模拟/数字设备组合。

       工艺流程的挑战

       模块化模拟/混合信号平台开发的出发点是具有典型处理步骤的CMOS数字核心工艺。为了使通过整个模块化平台的设计IP能够被再利用，模拟/混合信号设备就要求必须增加进一步处理步骤，且不能失去核心工艺的兼容性。

       在生产线前段，衬底隔离的附加结构包括深层n-wells；HV及中压(MV)晶体管为n-和p-wells；特殊掺杂(分级)源和漏区；聚合层；次级或三级栅氧化层。在生产线后段，可以在镀金阶段增加步骤用来创造MIM电容器和厚功率金属和可选择的功率铜。

       必须解决两个主要难题来实现完全模块化工艺流程结构：保持各种选项和最少化必须处理步骤数量之间的兼容性。涉及的重要兼容性要素包括保持掺杂分布；处理硅和氧化物之间的截面电荷；而且对每个工艺流程来说，所有氧化物和聚合及氮化层的薄膜厚度要达到一致。

       根据选择的数量，先进的混合信号流程特点是能达到25个模块。从理论上说可能的处理流程不同的数量可以达到100,000或更多。

       掺杂分布和截面电荷通过严格控制热平衡维持。某些工艺步骤要求自身特定的热处理，具有精确定义的材料必须在特定时间被暴露的最大温度。温度要求创造模拟结构通常与基础步骤不一致，导致了CMOS部件的退化。

       要处理更高的电压，就需要特殊的掺杂梯度。这些只能通过额外热处理产生，这将导致现有掺杂分布的破坏。为了保证模块之间充分兼容，遵守最大热处理温度极限是最根本的。同样，热平衡必须通过运行热量虚拟步骤得到维持，对额外步骤来说期间现存的结构被暴露到最相似的必要温度中。

       因此，模块化工艺流程必须遵循精确定义的顺序(图7)。HV和MVwells是首先被创造出来的，采用舍弃腐蚀工艺规程紧接着是GOX形成步骤。模拟元件要求次级聚合层需要在源和漏成形之前形成。在工艺流程设计中的第二个难题，最简化的必须步骤的数量，具有不同电压需求的元件通过尽可能多的再利用HV和MVwells得以实现，例如HV、MV和eFlash设备。

      设计支持的难题

       高级模-数集成度的一个关键要求是全面和成熟的设计系统。数字IC设计通常关心逻辑的正确性、最大电流密度和引导电路，因此能够有效地发送时钟和时序信号。它是高度自动化的，对技术来说至少130nm以上，并且导致可变的、很不错的独立网络表和容易生成的布局。

       模拟/混合信号设计包括一个更加庞大种类的基础设备。它必须应付复杂的规格，因为它与设备的物理方面更相关，例如增益、匹配、功率损耗和阻抗的参数。结果，它会产生良好的具体设计(图8)。

       虽然数字设计通常第一次是不错，但是模拟设计要求更多的反复次数。要保持那些到最小并且加速上市时间，通过模型反映的不同工作条件和涵盖所有影响性能的方面，实质上就是要认真的描绘和模仿模拟设备。在模拟/混合数字设计中，设计流程的每个方面必须控制的尽可能紧密。而且，模型性能对可靠性的创造非常严格，仅带来最小反复次数的高良率电路设计。

       为了fabless客户能有效洞察模拟/混合信号市场，制造商必须提供完善的包括对所有主要EDA平台支持、校正模型、设计成套工具和数字及模拟IP的设计系统。采用了这样一种最优的设计流程，客户能与制造商紧密合作对模拟/混合信号设计的各个方面进行控制。结果，他们能使用design-for-manufacturability(DFM)的一套方法来改进功能成品率或设计的可靠性，为复杂模拟/混合信号应用达到首次正确设计目标(图9)。

 

       对于设计输入阶段，模拟/混合信号加工不但必须提供对功率、速度和/或区域最优的数字I/O和标准元件库，而且还要为有源和无源基础设备提供庞大种类的库。随后的布局前的仿真要求高精确度的所有有源和无源设备的模型，其中必须包括HV准饱和作用、噪声(1/f，噪声指数，热噪声)和RF特性。后来，广泛的统计模型必须被提供例如最坏情况模型、统计拐点模型和MonteCarlo失配模型，使电路设计校准和设计定心技术能取得高良率稳健的设计。

       广泛的检验惯例在保证模拟/混合信号设计的功能性、可制造性和可靠性的设计流程上是很苛刻的。这些检验惯例必须包括HVMOS晶体管的安全操作区域(SOA)检测、布局前后寄生采样、设计规则检测(DRCs)、布局对原理(LRS)的惯例和静电放电(ESD)检测。

       另外，生产必须支持广泛的EDA平台，以便设计者能选择能够允许他们优化设计流程的最佳工具。建立这样的一个综合设计支持服务要求大量的工作，尤其是取决于精确的描绘和模仿模拟设备的复杂性和难度。但只有以这样高级、全面的设计系统，对pure-play模拟/混合信号加工来说才可能为fabless和fab-lite客户提供最佳服务。

       扩展业务模式在增加

       在模拟/混合信号市场中并非许多工厂都成功地创造这样具有最大设计灵活性的模块化平台，即增加各种模块而又不丧失核心CMOS工艺和其他模块兼容性的可能性。模块化方法已在0.18μm到1μm的不同技术结点被实现(表5)。

 

通过把模块化设计和综合设计支持系统结合起来，这些pure-play模拟/混合信号制造商向fabless和fab-lite公司打开了新的前景。另外，基于这一点，这些公司只是已在由IDMs操控的模拟市场扮演了一个小角色。通过帮助他们的客户创造大型稳健组合的设备，高良率电路模拟/混合信号设计有效而且迅速，制造商使这些fabless和fab-lite公司成功的在模拟/混合信号市场中与IDMs平分天下。

 

本文来源：X-FABSilicon Foundries公司     作者：X-FABSilicon Foundries公司 VolkerHerbig

隐藏原文↑