您的位置：嵌入式在线 > 解决方案 > 工业控制 > 改善类比IC 设计开发的DFM工具

改善类比IC 设计开发的DFM工具

2007-10-08 嵌入式在线收藏 | 打印

缩短开发时间，等于缩短到市场的路程，DMF为什么成为「使制造更容易」的代名词？其魅力及特点为何？

硅制造效应影响下，今天的IC设计工程师除了需要一套完善的逻辑设计工具外，还必须获得良率效应的工具才足以确保整个专桉的成功率。而对于EDA业者来说，也无法像过去关起门来，依循过去所获得的经验资料就可以设计出一套足以解决奈米制程问题的新一代EDA软件工具，而必须开始朝向与制造商及设备公司建立一些合作关系，甚至于更深入的形成伙伴关系，而这样的改变模式就是意味着可制造性设计（DFM）时代的来临。

以往DFM(Design For Manufacturability)大多应用在数码半导体芯片，最近几年包含RF CMOS与影像感测元件等类比芯片也开始采用DFM技术，主要原因是SoC(System of Chip)差异化非常重要，DFM技术若应用在类比与RF电路的设计，在设计阶段可以高精度预测电路特性与良率，进而大幅缩短开发时间。

DFM的具体观念是，首先备妥配合各制程调整的测试芯片设计资料，在客户的生产线制作该芯片，量测芯片的各种特性建立制程与设计参数的关系，接着参考该关系进行最佳化设计，抑制性能分布不均提高良率。

图说：SoC差异化非常重要，DFM技术若应用在类比与RF电路的设计，在设计阶段可以高精度预测电路特性与良率，进而大幅缩短开发时间。（www.Semiconnect.com）

半导体与工具业者积极开发应用软件

DFM在半导体产业已经成为一般用语，事实上90年代并没有这类名词，然而90年代当时制程开发刚好处于130nm进化至90nm阶段，加上影响良率提升的要因急遽改变，例如粉尘附着造成的「随机(random)成份」，随着制程微细化，设计与制程的不协调造成「系统组织(systematic)成份」的比重大幅上扬，因此全球半导体业者针对数码芯片，展开DBYI(Design Base Yield Improvement)的DFM作业，例如美国PDF Solutions开发的CV(Characterization Vehicle)测试芯片与「pDFX」的EDA(Electronic Design Automation)工具，就可以预测良率改善设计与制程的不协调，短期内有效提高良率。以下就以这些工具举例说明，在类比芯片进行DFM流程时，所带来的效益。

Corner Model观念逐渐显露缺失

所以在芯片的设计过程中，能够使用「可以显示电路元件参数分布的统计性模型」的话，就可以避免过度设计，并在客户的生产线制作测试芯片，依据测试结果进行统计性模型的最佳化，可以获得充分反映实际生产线的分布特性。相较之下传统的「角落模型(corner model)」，仍旧是使用元件预期性的参数最恶值计算电路特性，然而最恶值与平均值的落差，却随着制程微细化的进化不断扩大，其结果造成界限(margin)过大问题更加表面化。

若与角落模型比较，统计性模型比较接近实际元件特性，它的缺点是计算时间过长，如果组合多个具备统计性模型进行电路模拟分析时，计算时间过长问题会更严重，此时如果改用RSM(Reponses Surface Model)模拟分析技术，理论上可以有效缩减计算时间。

计算类比电路特性的分布时，通常是使用蒙特卡洛(Monte Carlo)模拟分析，它是逐渐改变元件值，反覆进行电路模拟分析，依此计算电路整体的特性分布。相较之下如果改使用RSM，可以使蒙特卡洛模拟分析，以每分钟300次高速执行计算，计算次数增加能够高精度计算设计者想要知道的特性与分布状况，分布精度越高良率相对就越高。

图说：所以在芯片的设计过程中，能够使用「可以显示电路元件参数分布的统计性模型」的话就可以避免过度设计。（Massachusetts Institute of Technology）

PDF类比半导体IC用工具

类比半导体IC用DFM技术是由下列次技术构成，分别是：类比/RF用测试芯片工具、可以制作统计性模型软件，以及可以计算电路特性与分布状况的EDA工具。如上述，PDF Solutions开发的ACV是PDF Solutions开发的数码DFM用测试芯片「CV」的类比/RF版本，它与CV一样配合各制程最佳化，在客户的生产线制作、量测芯片。此外ACV内建各式各样的特征(pattern)、元件与电路，因此可以分析直流一直到RF频域的动作，温度与电源电压的互动特性。

除了元件、特征特性与分布之外，它还可以获得噪讯(硅基板噪讯与1/f噪讯)分析用资料与元件之间的相互关系，并分析差动晶体管对的特性偏差。而pdPDK是依照ACV量测资料，制作元件与基本电路统计性SPICE模型的方式。

pdPDK能够进行已经将ACV噪讯分析用模型与错误吻合(miss match)列入考虑的分析，依此制作模型。上述的Circuit Surfer是根据分析对象亦即电路的净清单(net list)，以及表示统计性SPICE模型，依序计算净清单特性、分布与良率的EDA工具。

Circuit Surfer能够根据输入资料，依序显示客户欲分析的特性、性能与RSM多次元关数。RSM主要显示参数的相互关系，它可以使「妨害提高良率的关数」特定化。此外它还可以制作已经将错误吻合列入考虑的RSM，透过RSM分析良率受到何种程度的影响，一旦完成RSM的制作，立即进行蒙特卡洛模拟分析，计算特性与性能的分布。

利用EDA快速开发出类比产品

接着介绍三个应用范例，例如某公司的0.4μm CMOS 双通道9位元 D-A转换器的制程，该转换器是由2000个以上的元件构成，根据使用统计性专用的模型与模拟分析软件的结果显示，与应用增幅器差动晶体管对的良率有直接关系的参数分布非常大，此时若计算差动晶体管对的面积与良率的关系时，可以知道加大晶体管对的面积可以降低参数分布提高良率，不过制作成本也会大幅上升，此时透过模拟分析除了可以找出最适宜点之外，还可以预测良率的改善效果。

第二个应用范例是利用0.25μm SiGe Bi-CMOS制程制作RF半导体元件，该元件主要应用在CDMA行动电话。透过统计性模型软件，与模拟分析软件进行最佳化设计，很快的就获得预期的特性。第三个应用范例是RF半导体元件，模拟分析结果与实测值的比较，根据比较结果显示频率、电压、饱和电压、drain电流的错误吻合成份，与实测值之间具有很高的关连性。

透过新一代的工具确认问题并修正

如上所述DFM一词已经被视为「使制造更容易」的设计方式，主要原因是DFM工具长久以来一直将设计工程当作诉求对象。最近几年从程模拟分析(根据制程参数计算Si表面晶体管的尺寸)，一直到典型的TCAD(Technology Computer Aided Design)工具经常被统称为DFM，然而实际上TCAD制程设计者使用的电气性资料转换工具，不应该被列为DFM范畴，因为国外业者已经在EDA工具，追加半导体元件设计者用DFM功能，例如：物理合成工具、静态(static)验证工具群、电路library最佳化工具等等，同时还将曝光、CMP(化学性机械研磨)、粉尘造成的影响，以及分布造成的影响列入考虑，因此未来设计者只需利用EDA工具，就可以在设计阶段处理制造上的分布问题，透过新一代的工具确认分布问题的影响并修正分布，已经完全摆脱传统DFM刻板的印象。