利用ISE-TCAD分析和设计SCR结构的片上静电保护电路

        静电放电(Electrostatic Discharge，ESD)是造成电子元件或电子系统受到过度电应力(Electrical Over Stress，EOS)破坏的主要因素。在静电保护的各种手段中，最主要也是最有效的方式就是将静电保护电路结构集成到芯片上。

        由于该结构在ESD时需要承受很大的电流，所以一般都会占用较大比例的芯片面积，导致芯片成本的增加。可控硅整流器(Silicon Controlled Rectmer，SCR)以其在单位布局面积下具有最高的ESD防护能力这一显著优点，在ESD防护上扮演了日益重要的角色。

        SCR结构就是导致CMOS闭锁效应(Latchup)的结构，在内部电路中应该尽量避免。但是如果在ESD保护器件中应用得当，那么这种结构会有明显优良的效果。

        直到现在，ESD仍然是芯片设计返工的主要原因[1，2]。一个具有较强抗静电能力的保护结构，往往要无数次的反复才能找到安全又高效率的面积参数。以SCR为代表的一些比较高效的保护结构，随着采用的工艺不同，可靠性和有效性都大打折扣，需要改进甚至重新设计。这种改进或设计如果能够借助计算机仿真来实现，将大大减少设计循环的次数，提高设计效率。但是一般的CAD工具只能预测常规工作条件下器件的反应，ESD极端的工作条件会令其不收敛。所以如何使用计算机仿真ESD条件下器件的反应，正是有待研究的课题[3]。

        其中的一种方法是，为常用的静电保护器件建立能够仿真breakdown／snapback效应的Spice模型[1]。这种方法的优点是完善了器件的电路级模型，可以利用该模型进行整个电路的仿真。缺点是，器件的ESD防护能力与器件的版图形状，间距等工艺和器件级参数关系紧密，Spice作为电路级的仿真软件，无法对这些因素给予考虑，势必会带来很大的误差。

        另一种方法是使用TCAD工具仿真[2]。以ISE-TCAD为代表的TCAD工具是着重于工艺级和器件级的仿真工具。他可以充分的考虑工艺参数和版图形状对器件的影响。

        最近，有文章使用TCAD工具提取保护器件在大电流情况下准静态的I-V特性，以此得到破坏性电流Id(Destructive current)[2]。Id与器件最大可承受ESD电压Vesd有很紧密的关系，因此他是保护器件的重要的参数。但是，这种方法只适合MOS，Field-Oxide DeVice，LateralN-P-N BJT等有明显第二次击穿效应的结构，他无法准确的找出SCR结构的Id值。本文提出一种可方便地找到SCR结构Id值的方法，并以基于某一典型0．6μm CMOS工艺的可控硅整流器(SCR)结构为例，将该Id值运用到ESD人体放电模型(Human Body Model，HBM)的模拟和面积的估算中。

        2 SCR结构

        对SCR进行I-V特性分析的时候，主要需要考虑起始导通电压Vt(Trigger Point Voltage)、维持电压Vhold(Holding Voltage)、破坏性电流Id(Destructive current)等。其中，Vt是决定SCR保护器件能不能在内部电路受ESD损害前开启的关键参数。而Id是I-V曲线上最大的安全电流值，电流超过这个值后，该器件会产生不可恢复的损伤。正如前面已经提到的，他与器件可承受的ESD电压密切相关。在本文中，我们着重考虑IC芯片最常见的ESD损伤模型，人体放电模型。人体放电模型是指人体上的静电在人体与IC的一些管脚相接触时进入IC内部，再经由其他管脚放到地上，形成瞬间放电电流，将IC内部的器件烧毁的现象。从定义上看，人体模型是一种偶然的，频率较低的ESD放电类型。以MIL-STD 883Method 3015．7[6]中定义的模型为例，设器件可承受最大的ESD电压和ESD尖峰电流分别为Vesd和Iesd，那么就有如下关系式：

        Vesd△Iesd ×(1500＋Rdevice) (1)

        由于在SCR导通的情况下Rdevice(器件在ESD冲击下的电阻)很小，所以可以忽略不计。那么，Vesd△Iesd×1500。

        对于MOS，Field-Oxide Device，Lateral N-P-NBJT、等具有第二次击穿效应的结构，他们的Iesd值与Id是同一个值，就是(secondary breakdown current，第二次击穿电流)，他可以方便的从I-V特性曲线上读出。 对于SCR，由于他的热损伤需要一个热量积累的过程，所以Iesd≥Id。可以将Iesd＝Id。

        作为迭代的初始值运用到面积估算中。

        根据Vesd的不同，MIL-STD-883将器件抗ESD分为三个等级：1级抗静电电压为0～1999 V；2级抗静电电压为2000～3999 V；3级抗静电电压为4000 V以上。目前工业界认定一般商用IC需要通过HBM±2 kV以上测试。

        2．1 SCR的工作机理

        横向SCR结构是一种最基本的SCR保护器件，他是由P＋－N-P-N＋四层半导体结构组成。如图1所示，此四层结构依次为P＋diffusion，N-well，P-substrate，N＋diffusion。

        分析图1可得，这样的SCR元件他的起始导通电压等于CMOS制程下N-well与P-substrate的结雪崩击穿电压，不同的工艺，这个击穿电压从30到50 V不等。SCR的I-V特性曲线如图2中黑色实线所示。

        其中，A点是SCR的起始导通点，该点的电压Vt高达30 V以上，起始导通电流(Trigger Point Current)在几十毫安左右。导通后，维持电压Vhold很低，在1V左右。可见只要SCR元件导通，便会将ESI)电压钳制在一个很低的电位上，因此能够给予内部电路有效的保护。而且，在相同的ESD大电流的冲击下，由于该结构的维持电压极低，其上消耗的电能(承受的热能)相应的就小，更不易烧坏。所以在单位面积上，该器件可以承受更大的电流密度，具有更高的ESI)防护能力。但是在未达到起始导通条件以前，此SCR元件是关闭的，内部电路可能在这个期间被ESD破坏，因此需要采取措施确保内部电路安全。

        方法一是加入第二级保护电路以完成SCR未开启时的ESD保护，同时该电路需在自身未受到ESD伤害前，促使SCR开通。这种方法的缺点是，设计条件较苛刻，同时会占用额外的布局面积，无法完全发挥SCR的优势。方法二是在SCR元件结构中结合一个short-channel的、NMOS元件，在ESD来临时，该NMOS会率先开启，并且促进SCR开启，整个结构的开启电压变降低到MOS的开启电压，这种结构称为LVTSCR低开启电压(Low-Volt-age Triggering SCR，SCR)。

        图2中虚线是同工艺条件下，相同面积的MOS的典型I-V特性。C点是MOS的起始导通点，D点是第二次击穿点，D点的电流值便是该MOS，的Id(即Iesd)。可见MOS比SCR容易开启，他的Id比SCR低，而且能够很容易的从I-V曲线中读出。 

        2．2 LVTSCR

        LVTSCR结构示意图为图3所示，前面曾经提到，在此LVTSCR结构中，利用一个NMOS的漏极横跨在P-substrate与N-well的节面上，这样便使SCR元件的起始导通电压下降到短沟道的NMOS元件的击穿电压，即图2中c点附近。为了防止该LVTSCR元件在CMOS IC正常工作情形下被导通，其内含的短沟道NMOS必须接地，以确保其关闭。

         2．3互补型的LVSCR

        上述结合了short-channel的NMOS元件以降低其的开启电压的LVTSCR器件只适合被安放在PAD到GND的放电路径上，就是说该结构只针对PS-mode的ESD，缺乏对ND-mode的保护能力。如果在PAD到VDD的放电路径上添加内嵌short-channel的PMOS元件的PLVTSCR(PMOS-Low-Voltage TriggeringSCR)，就可以针对ND-mode的ESD进行保护。两者结合起来运用，便是一种互补式的LVTSCR保护结构。由于PLVTSCR与LVTSCR结构相似，故可采用与之类似的方法加以分析，在本文中不详细讨论。

        3结果与讨论

        前面已经提到，在迭代最开始的时候，可以认为Vesd△Id×1500。Id是由I-V特性上最大的安全电流值。电流超过这个值后，该器件局部最高晶格温度超过材料熔点，会产生不可恢复的损伤。但是仿真工具ISE-TCAD，可以根据输入的激励和器件结构，分析出器件最高的格点温度，只要在分析准静态I-V特性的同时，加上器件最高的格点温度的分析，就能很方便的找出Id值。步骤如下：

        首先，根据一特定的工艺流程，利用floops或者mdraw构造图3中LVTSCR的结构，floops是个工艺过程模拟软件，他需要一些主要工艺流程的详细参数，将这些工艺流程通过对应的命令描述语言输入，仿真便可得到相应的结构。一般的电路设计者无法获知详细的工艺过程参数，但是可以得到工艺厂商提供的流程结果的参数。其中详细地给出了主要流程的典型值和边缘值，如氧化层厚度，扩散结深度及方块电阻等，设计者可以根据这些值，结合工艺的DRC要求，采用mdraw绘制结构图，图4所示的结构即是使用mdraw绘制而成。

        dessis是一个多维度的仿真器，用他可以进行器件级和电路级相混合的电路仿真，他集成了先进的物理模型和丰富的数理方法，能够精确的仿真从深亚微米MOS到大的双极型功率结构的一系列半导体器件。使用dessis对ESD进行分析的时候，需要使用晶格自加热的漂移一扩散模型，需要考虑的效应有：高掺杂引起的本征载流子的浓度变化，高掺杂下迁移率下降，高电场下迁移率饱和，硅与氧化层界面迁移率下降，高漏压下载流子碰撞电离引起的雪崩倍增对器件特性的影响，另外，还需计人带宽和有效态密度随温度的变化。 将该结构的纵向深度取为1μm，将阴极cathode和gate都接地，在阳极(anode)加入电压激励，可得如图5中虚线所示的I-V特性曲线，横坐标为电压值，左边的纵坐标为电流值。A点是开启点，开启的击穿电压降至约9．8V，与同尺寸的NMOS元件的击穿电压相近。可见，该结构的开启电压容易达到，可以不再需要额外的第二级ESD防护电路就可以对内部电路进行保护。

        图5中的实线显示了器件的最高格点温度随电压的变化，横坐标为电压值，右边的纵坐标为该结构中最高晶格温度值。器件的失效发生在硅的熔点1693 K，或者金属的熔点上[2]。由于对于金属的保护已经有比较成熟的理论，在此就不详细的讨论了。为了能够确保保护器件的安全，设温度极限值为1500 K，查看此温度条件下的电流值，为0．06 A，(B点)也就是说，对面积为13μm2(即1μm(仿真时的纵向默认值)×13μm(该结构的剖面宽度))的该结构长时间加入0．06 A的电流激励，由于硅的自身散热机制，热平衡后，该硅片最高的格点温度不超讨1500 K。

        由于ESD失效电压Vesd△Id×1500，而这个电流值Id又与保护器件的有效面积成正比。所以，根据前面得出的电流值，可以估算在给定的失效电压下，该器件所需的面积。以 8 k的HBM失效电压为例，Id＝Vesd／1500＝5．33 A。是0．06 A的88倍，88×13(该结构的剖面宽度) ＝1144 m2。对面积为1144 m2的该结构长时间加入5．33的电流激励，由于硅的自身散热机制，热平衡后，该硅片最高的格点温度不超过1500 K。这个面积值可以作为面积逼近时的初始值。

        接下来使用Spice仿真MIL-STD883 Method3015．7标准下8k ESD电压放电过程，在dessis将该电流波形文件作为输入激励，加入到阳极。这样等效于有一个8 kHBM源对该结构静电放电，同时设置器件的纵向深度为88μm，仿真结果如图6所示，图中的实线显示了ESD电流随时间的变化，图中的虚线显示了器件的格点温度随时问的变化，C点是格点温度的最高点，他出现在5 e-8 s附近。

        如图6所示，该结构在8k ESD电压等效电流的冲击作用下，最高格点温度(663 K)远低于危险值(1500 K)，该LVTSCR结构是安全的。而该结构热衰减很快，当2e-7s的时候，最高晶格温度几乎下降达到平衡值附近。前面已经提到，HBM ESD模型是一种偶然的，频率不高的模型，与热衰减的频率相比，这个频率低的多，所以，可以近似的认为，ESD的冲击是一次性的行为。可以在确保图6中的A点温度低于1500 K的条件下进一步的缩小面积，仿真可得，当面积减小到800μm2时，A点移到1500 K。

        可见，当选定了工艺，明确了产品对ESD保护要求的情况下，基于一个已有的ESD保护电路结构，结合该工艺的DRC要求，使用上述方法可以快速地逼近一个安全又高效率的面积参数。

        4 结 语

        在给定工艺，给定ESD失效电压的情况下快速准确地完成ESD保护电路设计是电路设计工程师的理想。本文使用仿真工具ISE-TCAD分析和估算了SCR结构ESD保护电路面积。这种方法对于其他结构的ESD保护电路也同样适用，可以为电路设计工程师对保护电路结构和大小的选取提供指导，减少设计的循环次数，缩短设计的周期。

本文来源：《现代电子技术》    作者：向李艳 邬齐荣 龚 敏 陈 畅

隐藏原文↑