Altera将于11月14日在北京举办SOPC研讨会
既在成都和上海成功举办SOPC研讨会之后，Altera公司将继续于11月14日在北京举办SOPC研讨会。本次研讨会将同时探讨嵌入式技术(Nios)，数字信号处理和高速设计。
地点：北京五洲皇冠假日酒店
时间：2006年11月14日 上午9:00 - 下午4:30
议程与技术研讨
时间 8:45 ~ 9:45 9:45 ~ 11:45 11:45 ~ 1:45 时间 1:45 ~ 3:15 3:15 ~ 3: 30 3:30 ~ 5:00
主题演讲Jordan S. Plofsky
Altera公司高级副总裁，市场营销
SOPC World中国成都——2006年10月31日
南京——2006年11月2日Jordan Plofsky是Altera公司市场营销组织的副总裁。市场营销组织包括产品企划，产品市场营销，企业市场营销，技术服务以及应用商业部门。在加入Altera公司以前，Plofsky先生在LSI逻辑公司工作了4年半，并担任企业基础设施集团（Enterprise Infrastructure Group）的执行副总监。Plofsky先生拥有超过20年半导体行业的经验，并曾在Analog Devices公司和Harris Corporation担任要职。Plofsky拥有伊利诺伊大学香槟分校（University of Illinois, Urbana-Champaign）电子工程学士。
Danny Biran
Altera公司产品和企业市场副总裁
SOPC World中国北京——2006年11月14日Danny Biran于2005年1月加入Altera公司担任产品和企业市场副总裁。Danny Biran在半导体行业拥有逾20年经验，他曾担任开发硅片解决方案和存储网络业务的私人控股公司Silverback系统的总裁及CEO。而此前，他还曾担任过LSI Logic公司的副总裁和管理职位以及国家半导体公司（National Semiconductor）的工程管理和市场营销职位。Danny Biran曾于以色列特拉维夫大学（Tel Aviv University）获得工程学学士和MBA学位。
提高设计效能的最佳指南
无论您从事何种业务，您都需要这样一种解决方案——它帮助您迅速实现创新，突出产品优势，击败市场上的竞争对手。在SOPC World上，您将学习到怎样快速巧妙的进行设计，扩大选择面，同时降低风险，避免无效的努力，最终提高您的根本收益。
有效管理65nm及更高工艺中的技术风险
对于设计工程师而言，高效能和技术风险管理是他们达到最终目标的最佳工具和策略。当65nm等半导体新技术出现时，需要巨大的工程投入才能使新技术达到稳定，可靠的实现批量生产。许多公司都必须细致的综合考虑如何实现新工艺的技术优势，同时又要保证成功的达到量产。在可编程逻辑业界，Altera在新技术风险管理、实现所需功能以及降低成本上保持着最好的记录。本报告将介绍Altera在技术风险管理上的关键策略。
嵌入式分会:
通过该分会，软硬件开发者将了解到如何提高生产和性能的解决方案。
SOPC这一概念是将软件和硬件集成到单个可编程逻辑器件平台中，同时获得软件的灵活性以及硬件的高性能优势。
当今FPGA设计的特点是系统更加复杂、性能更高和产品面市更短。在效能和性能需求的推动下，需要采用新的创新工具以满足FPGA的设计要求。
在这一技术研讨中，您将通过实例，了解Nios II 嵌入式处理器和SOPC Builder软件是如何帮助您轻松实现FPGA设计的。
系统设计人员经常使用硬件加速器来提升系统性能。FPGA非常适合实现这种硬件加速器。
Nios II C语言至硬件加速(C2H)编译器是一种效能工具，在不提高时钟频率的前提下，能够帮助Nios II 开发人员大幅度提升系统性能。Nios II C2H编译器针对性能关键的 ANSI C软件函数，通过几次简单的鼠标点击，将这些函数自动转换为硬件加速器，集成到Nios II 处理器系统中，能够将大部分应用的性能提高10倍以上。
在这一技术研讨中，您将详细了解Nios II C语言至硬件加速器(C2H)是如何帮助您大幅度提高效能和性能的。
FPGA的两种基本配置是实现多内核的理想方式。第一种配置利用FPGA作为多内核处理器，卸载已有的CPU或者DSP。在这种方式中，FPGA对主CPU代码中计算量较大的部分进行硬件加速，从而提高了系统整体性能，降低了功耗和成本。第二种配置是利用FPGA内部的多个软处理器内核。这种方式有很多优势，包括灵活分配CPU和逻辑之间的算法等。
在这部分技术研讨会中，您将了解以上主题的相关内容，以及具体的商业成功案例。
介绍了一种新颖的嵌入式系统设计软件和硬件并行调试同步方法。Aldec获得专利的Smart ClockTM 系统总线同步工具支持硬件设计人员调试HDL代码，同时开发最先进的处理器软件(C/C++/汇编)。采用这种新方法，软件开发人员可以同时利用最新开发的硬件系统总线和外设来进行软件调试，包括使用Altera Nios II IDE处理器调试器提供的调试功能。
DSP分会
通过该分会，您将了解到如何利用DSP Builder和现有的解决方案来应对视频和图像处理的最新发展趋势。
The MathWorks公司演讲：利用MATLAB、Simulink和Altera DSP Builder进行基于模块的设计
基于模型的设计概念非常简单。首先，您建立一个与系统无关的功能模型。它是一种“可执行规范”，构成了后续工作的基础。一旦确定模型达到系统要求后，您可以进行更具体的工作，例如加入定点状态、RF/ADC非理想状态，在高速定点硬件(FPGA)和低速硬件(DSP)之间对设计进行划分等。在工作过程的每一阶段，您都能够验证模型是否达到了性能目标。最后一步利用自动代码产生功能，在硬件中完美的实现模型。
MathWorks将针对基于模型的设计来讨论The MathWorks MATLAB和Simulink系列产品，以及怎样结合Altera DSP Builder来实现FPGA。还将演示边缘探测算法设计和实现。
高清晰电视(HDTV)和数字影院等消费类应用、IP承载语音等电信应用，以及医疗成像、视频监控和照片复印等行业应用的需求推动了视频和图像处理应用的迅速发展。随着图像采集和显示分辨率的提高，以及高级压缩技术和视频智能的发展，视频应用所需的带宽在不断增加。另一方面，标准和分辨率的不断变化使得设计人员无法使用现成的商用技术。
Altera采用模块化、可编程视频和图像处理解决方案满足了这些发展需求，解决方案具有很高的性能，非常灵活，容易更新，开发成本低；当应用成熟，需要大批量投产时，能够提供低成本移植途径。
在这一技术研讨中，您将了解到视频和图像处理的重要发展趋势，获得视频和图像处理套件的信息，详细了解基于模型的视频处理设计。
现场可编程逻辑门阵列(FPGA)的DSP系统设计同时需要高级算法和HDL开发工具。Altera DSP Builder将The MathWorks MATLAB和Simulink系统级设计工具的算法开发、仿真和验证功能与VHDL综合、仿真和Altera开发工具整合到一起，从而实现了开发工具集成。DSP Builder在算法友好的开发环境中，帮助您建立DSP设计的硬件表征，缩短了DSP设计周期。现有的MATLAB功能和Simulink模块可以同Altera DSP Builder模块以及Altera知识产权(IP) MegaCore®功能相结合，链接系统级设计，实现DSP算法开发。DSP Builder支持系统、算法和硬件设计人员共享同一开发平台。
在这一技术研讨中，您将了解到Altera DSP Builder是怎样帮助您在FPGA中高效实现DSP设计的，以及WiMAX OFDMA设计实例等。
大量应用普遍采用了高速串行链接，许多关键协议均对其提供支持。高速串行链接为用户带来了很多好处，包括支持更宽的带宽，简化电路板布板，降低功耗，减小系统成本等。
但是，在高速串行链路设计中存在很多挑战，包括协议实现、信号完整性、功耗管理和PCB布板等。
在这一技术研讨中，您将深入了解这些挑战，学习怎样使用FPGA来应对这些挑战。
目前，在视频监控领域，监控系统的基础一直是模拟CCTV摄像机和接口。这些系统构成不容易扩展，视频分辨率较低，几乎没有信号处理能力。而新一代视频监控系统将采用新的数字LAN摄像机来取代这些系统构成，具有复杂的信号处理和IP承载视频路由功能，不再是简单的监控摄像系统，而是一种视频通信系统，具有很强的更新能力，非常灵活，并能保障计算机网络安全。
在此次技术研讨会上，您将了解到Altera和TI的解决方案是如何帮助您实现视频监控设备的。
设计挑战分会
通过该分会，系统设计人员将了解到如何应对目前面临的一些挑战的解决方案。
随着ASIC开发成本的大幅度提高以及市场的不断变化，新产品开发的风险也在不断增大。在多变的市场需求以及新竞争对手不断出现的环境下，只有很少的设计适合采用ASIC。许多数字IC公司认识到了使用FPGA实现其知识产权(IP)的优势所在。现在，通过在首批发售产品采用FPGA，以后再采用结构化ASIC，数字IC公司大大提高了成功的机会。
Altera提供从Stratix II FPGA设计到引脚兼容、功能等价HardCopy II 结构化ASIC的无缝、无风险移植途径。在单一的集成软件开发平台中，您可以轻松的使用Quartus II 软件，避免了多个EDA工具带来的ASIC设计流程的兼容性问题。
在这一技术研讨中，您将了解到HardCopy II 结构化ASIC的一些关键特性、HardCopy II 结构化ASIC的技术实现，并学习使用Quartus II 软件来设计结构化ASIC的方法和工艺流程。
在联网、无线、计算、存储、测试和测量、医疗成像应用等高速系统设计中，通常需要使用最先进的存储器，以获得最好的系统性能。这些系统使用的新型存储器包括DDR/DDR2 SDRAM、RLDRAM II 和QDR/QDRII SRAM等。
将这些器件集成到系统中有很大的难度：斜移和噪声管理、信号完整性、时序和时钟管理，以及功能验证等。
在这一技术研讨中，您将了解这些设计挑战，学习在FPGA和高级存储器件接口设计中怎样克服这些挑战。
在所有电子应用，特别是蜂窝电话、手持设备和MP3播放器等便携式电池供电应用中，功耗管理非常关键。随着蓝牙、无线高保真(WiFi)和802.11e等无线标准的引入，许多行业应用不再受到线缆或者供电设备的限制。
在电信、医疗和工业自动化等高端应用中，功耗也非常重要。
在半导体器件中，小型化发展趋势推动了65nm工艺技术节点的发展，效率低下的功耗管理会导致系统失效，造成产品成本攀升。
半导体器件的功耗受很多因素的影响，例如器件体系结构、工艺技术和工作条件等。
在这一技术研讨中，您将了解到功耗对FPGA数字系统的影响，找到实现管理功耗的方法。
本文来源：Altera公司 作者：
热点资讯(一周点击率)
热评博文
评一评已有 0 位网友对此文发表了看法。 我也来评一下
快乐大本营
•已经成功大批量生产的热点CMMB手持数字电视产品方案。
•电子分销业走向哪里？ TBF“2008世界之行”全球论道。
