意法半导体开始面向试制用途提供45nm CMOS工艺

        意法合资公司意法半导体（STMicroelectronics）与CMP (Circuits Multi Projects）宣布，将面向试制用途提供意法半导体开发的45nm CMOS工艺。通过试制品及少量生产用IC的代理商CMP，向大学、研究机构以及企业提供用于新一代系统级芯片（SoC）的45nm CMOS工艺。

　　另外，两公司还宣布将面向学术研究用途提供采用SOI底板的65nm CMOS工艺。该工艺也通过CMP提供。意法半导体表示，采用SOI底板时，可以使LSI的性能比采用Bulk底板时更高，还可以降低耗电量。该公司表示，已有100多家大学获得了采用该公司Bulk底板的65nm CMOS工艺设计规则和设计套件。此次发布也包括这些内容。