2007年EDA最佳技术成果纵览

        如今有相当多的设计师将FPGA作为他们设计实现手段，因此，EDA业界必然会有许多有识之士将他们的注意力集中在能够充分利用这些功能日益强大的器件的工具和方法上。

       令人较感兴趣的业界行动之一源自GateRocket，这是一家已将FPGA的规模和复杂性已经提高到ASIC水平的新创企业。这种技术的发展带来了大量类似ASIC的验证问题。FPGA设计师就象ASIC设计师一样面临着仿真太慢的问题。

       GateRocket公司的RocketDrives属于硬件部件，它能充分利用实际的目标FPGA将仿真速度提高10到100倍。RocketDrives安装在标准的5.25英寸PC形状的机箱中，最多可配置8个部件进行系统级验证。

        在典型的仿真流程中，被测器件(DUT)、测试平台、IP和定制逻辑全部在仿真器内部运行。但是RocketDrive流程允许任何或所有FPGA设计的组件在本地器件上的RocketDrive中运行(见图1)。

       有时，FPGA工具中的功能改进不是来自EDA供应商，而是来自FPGA制造商自己。赛灵思公司最新的集成软件环境(ISE)针对Virtex-5芯片作了运行时改进。它的“智能编译技术”允许原样保留未改变的逻辑，只有修改过的逻辑才被增量式再编译。

       明导咨讯(Mentor Graphics)公司的Precision RTL Plus也基于增量式方法提供了两种不同的增量综合流程。一种流程是完全自动的，不需要分割，另一种流程是采用了基于分割的分而治之方法。明导最新的综合套件还可以为来自许多供应商的19种不同系列的FPGA器件提供平均10%的FMAX增益。

       不要忘记定制

       2007年的好消息不光是针对FPGA设计师的。定制芯片团队同样强烈要求流程改进，新思公司的解决方案是其布局布线旗舰工具2007.03IC编译器。除了在不降低结果质量的条件下比以前版本有35%的运行时改进外，该工具还首次对最新的45nm技术节点提供了物理设计支持。

       2007年的最后一个亮点是供应商为了他们共同客户的得益而真正联合起来，这是以前很不常见的。Cadence设计系统公司和明导咨讯公司决定合作推出联合开放验证技术(OVM)，以将SystemVerilog推进到新的境界。

       毕竟SystemVerilog作为一种硬件描述语言旨在帮助设计师建立测试平台，并在可以反复重用的验证IP(VIP)中捕获它们。另外，这些验证测试平台和IP在不同EDA供应商提供的不同平台和分布式环境之间是可移植的。

       但事实并不这样理想。SystemVerilog用户发现自己在不断抱怨EDA供应商，因为他们的验证方法无法提供他们承诺的那种可移植性。开放验证技术(OVM)可以解决这个问题，它针对VIP、事务处理级和RTL模型建立了互操作机制，并与产品流程中使用的其它语言进行了完整集成。OVM还将包含强大的类库，并以源代码格式提供。

      虽然EDA供应商在这方面协同工作，但其它方面仍有分歧。例如，在描述与功率相关的设计数据标准方面就形成了两大独立的阵营。一方由Magma设计自动化公司、明导咨讯和新思公司牵头，鼓吹的是统一功率格式(UPF)，另外一方是Cadence倡导的较早的通用功率格式(CPF)组织。

      这两种格式的想法大致是相同的：这些格式包含了一种机制，通过这种机制可以在设计周期早期定义功率架构，然后使用单一观点一直贯彻到实现。Cadence公司采用的是完全低功率的设计、验证和实现流程，可以帮助一个技术小组或多个技术小组在设计流程最初阶段利用CPF捕获低功率设计意图，然后在整个流程中贯彻这个意图。